Nanoelectronics and Advanced Packaging

나노전자 및 첨단패키징 연구실

관련기사 바로가기

(1) AI 메모리/로직 소자
우선 우리 연구실은 차세대 로직, 메모리를 탐구 개발하고 있습니다. 새롭게 개발된 고성능 로직 소자와 메모리는 기존 실리콘 소자 단독으로는 할 수 없었던 인공지능 연산을 가능하게 합니다. 고이동도 탄소나노튜브, 고안정성 이차원소재, 고전류밀도 산화물 반도체 등 각 소재 특성에 맞는 소자를 개발함으로써 다양한 물질의 집적이 가져올 시스템 이득을 계산하고 있습니다.

(2) 단일3차원집적 시스템
이렇게 새롭게 개발된 로직 소자와 메모리는 실리콘 칩 위에 단일3차원집적이 가능합니다. 여기서 단일3차원집적이란 한 웨이퍼 위에 소자를 쌓아 올리는 것을 의미합니다. 서로 다른 층에 제작된 연산장치와 메모리는 나노 크기의 비아 (Via)로 연결이 가능합니다. 로직과 메모리의 교차 적층 기술은 기존 실리콘 칩이 갖고 있던 연산장치와 메모리간 연결 한계를 획기적으로 개선함으로써 전체 연산 성능을 1000배 가까이 증가시킬 수 있습니다.

(3) 3D 프린팅 패키징
현재 반도체 패키징은 단일 칩 봉지/마감을 넘어 전체 시스템 성능을 크게 좌우하는 중요한 기술이 되었습니다. 최신 애플의 역작인 M1, M2 프로세서의 성공의 비결이 되기도 했습니다. 패키징 기술은 칩 간 거리를 좁히고 칩에서 발생하는 열을 관리하는 역할을 합니다. 우리는 새로운 고해상도 3차원 프린팅 기술을 이용하여 저비용 맞춤형 패키징 기술을 개발하고 있습니다.

(1) AI memory/logic device
Our laboratory is engaged in the exploration and development of next-generation logic and memory components. These newly developed high-performance devices enable artificial intelligence computations that surpass the capabilities of existing silicon-based devices. By tailoring the device design to the specific characteristics of different materials such as high-mobility carbon nanotubes, high-stability two-dimensional materials, and high-current density oxide semiconductors, we are investigating the potential advantages that can be achieved through the integration of diverse materials.

(2) Monolithic 3D integrated system
The recently developed logic device and memory can be seamlessly integrated within a single three-dimensional (3D) structure on a silicon chip. In this context, the term "single 3D integration" refers to the vertical stacking of devices on a single wafer. By fabricating an arithmetic unit and memory on separate layers and connecting them through nano-sized vias, we can achieve a cross-stacked configuration. This novel integration approach allows for a significant enhancement in overall computational performance, potentially reaching a thousand-fold increase compared to existing silicon chips, owing to the substantial improvement in the connectivity between the computational unit and memory.

(3) 3D printing packaging
In the realm of semiconductor packaging, the scope has expanded beyond mere single-chip encapsulation or finishing, becoming a critical technology that profoundly impacts the overall performance of systems. This technology played a pivotal role in the success of Apple's latest masterpieces, the M1 and M2 processors. The purpose of packaging technology is twofold: to reduce the chip-to-chip distance and effectively manage the heat generated by these chips. To address this, our research focuses on the development of low-cost, customized packaging techniques utilizing state-of-the-art high-resolution 3D printing technology.

Major research field

반도체 소자, 반도체 패키징 / Semiconductor Devices, Semiconductor Packaging

Desired field of research

Research Keywords and Topics

지능형 나노 반도체 소자, 단일 3차원 집적, 첨단 패키징 / AI Semiconductor Devices, Monolithic 3D Integration, Advanced Packaging

Research Publications

J. Kwon et al., “Three-Dimensional Monolithic Integration in Flexible Printed Organic Transistors”, NATURE COMMUNICATIONS (2019)
J. Kwon et al., “Static and Dynamic Response Comparison of Printed, Single- and Dual-Gate 3-D Complementary Organic TFT Inverters”, IEEE ELECTRON DEVICE LETTERS (2019)
J. Kwon et al., “Three-Dimensional, Inkjet-Printed Organic Transistors and Integrated Circuits with 100% Yield, High Uniformity, and Long-Term Stability,” ACS NANO (2016)

Patents

“3D SRAM CORE CELL HAVING VERTICAL STACKING STRUCTURE AND CORE CELL ASSEMBLY COMPRISING THE SAME”, J. Kwon, S. Jung, J.-J. Kim, K. Cho, and S. Kyung, US10692935B2 (2020-06-23)
“Logic circuitry using three dimensionally stacked dual-gate thin-film transistors”, S. Jung and J. Kwon, US10403759B2 (2019-09-03)

국가과학기술표준분류

  • ED. 전기/전자
  • ED04. 반도체소자·시스템
  • ED0499. 달리 분류되지 않는 반도체소자/시스템

국가기술지도분류

  • 정보-지식-지능화 사회 구현
  • 010400. 반도체/나노 신소자 기술

녹색기술분류

  • 고효율화기술
  • 전력효율성 향상

6T분류

  • NT 분야
  • 나노소자 및 시스템
  • 030111. 나노전자 소자기술